Generátor parity

z Wikipédie, slobodnej encyklopédie
Skočit na navigaci Skočit na vyhledávání
Generátor parity
Typ kombinačný obvod
Pravdivostná tabuľka

(9 vstupov)

POČET 1 VO VSTUPOCH PÁRNY VÝSTUP NEPÁRNY VÝSTUP
0,2,4,6,8 1 0
1,3,5,7,9 0 1
Typ z rodiny 7400 74LS280
Typ z rodiny 4000

Generátor parity (angl. parity generator) je druh logického digitálneho elektronického obvodu zo skupiny kombinačných obvodov.

Funkcia[upraviť | upraviť zdroj]

Generátor parity je logický obvod, ktorého výstupom je parita vstupného vektora.

Prevedenie[upraviť | upraviť zdroj]

Aj keď funkcia generovania parity sa najjednoduchšie vyjadruje ako kaskáda XOR hradiel prípadne ako súčet bitov modulo 2, v praxi sa pre jednoduchosť implementuje ako kaskáda hradiel typu AND-OR-INVERT.

Aj keď je generátor parity vyrábaný aj ako samostatná súčiastka, obvykle je súčasťou integrovaných obvodov používaných pre komunikácie, a mikroprocesorov či mikrokontrolérov.