ASIC

z Wikipédie, slobodnej encyklopédie
Prejsť na: navigácia, hľadanie

ASIC (z angl. Application Specific Integrated Circuit), nazývaný aj zákaznícky obvod, je integrovaný obvod navrhnutý a vyrábaný pre určitú špecifickú aplikáciu.

Aj keď v širšom slova zmysle môže pojem zákaznícky obvod zahŕňať aj programovateľné obvody – napríklad FPGA, CPLD a mikrokontroléry – naprogramované konkrétnym firmverom pre danú aplikáciu; pojem ASIC je v praxi používaný len pre integrované obvody špeciálne navrhnuté a vyrábané pre dané použitie.

Vo väčšine prípadov sú ASIC čiste digitálnymi obvodmi v štandardnej kremíkovej CMOS technológii, niekedy sa však navrhujú aj zmiešané ASIC obvody obsahujúce analógové aj digitálne obvody a siaha sa po zvláštnych technológiách ako sú napr. obvody na báze GaAs.

ASIC sa najčastejšie používajú v spotrebnej elektronike, niekedy aj v priemyslenej elektronike a telekomunikáciách, t. j. tam, kde ide o hromadnú výrobu obrovských sérií (milióny) rovnakých výrobkov, napr. mobilné telefóny. Zvláštnu skupinu použitia ASIC tvoria unikátne aplikácie (výskum, meracie prístroje atď.), kde by nebolo možné dosiahnuť požadované parametre inou technológiou (napr. zostavením obvodu z diskrétnych prvkov).

Návrh[upraviť | upraviť zdroj]

Na návrh ASIC sa používajú tie isté metódy ako na návrh ostatných integrovaných obvodov. Najprv sa CAD prostriedkami navrhne samotný elektrický obvod a odsimuluje sa jeho činnosť, prípadne sa postaví prototyp z diskrétnych súčastí. Potom sa za pomoci počítačových „prekladacích“ prostriedkov prevedie návrh na rozloženie jednotlivých prvkov (najmä tranzistorov) a ich prepojenia na samotnom čipe (layout). Niekedy nasleduje ďalšia simulácia, najmä kvôli časovaniu kritických častí obvodu. Potom sa obvod zadá do výroby, ktorá trvá niekoľko týždňov. Vyrobené prototypy sú merané a je testovaná ich správna funkcia.

Ale kým sa daný obvod otestuje alebo uchytí na trhu (ťažko sa dá predvídať), tak sa najprv realizuje, testuje a distribuuje ako FPGA alebo CPLD, prípadne RISC (zriedkavejšie). Potom, po rádove mesiacoch, keď sa osvedčil (prípadne sa výrobcovia dohodli) sa navrhuje konkrétny ASIC.

Zjednodušujúce metodiky[upraviť | upraviť zdroj]

Metóda štandardných buniek[upraviť | upraviť zdroj]

Pri tejto metóde sa nenavrhuje ASIC od úrovne tranzistorov, ale využíva sa knižnica hotových obvodových prvkov, napr. hradlá, klopné obvody, vstupné a výstupné obvody atď. Výsledný obvod sa potom skladá z takýchto buniek. Toto zjednodušuje návrh rozloženia (layout) obvodu a je ľahšie otestovať správne časovanie, keďže sa v simulácii pracuje už len s bunkami ako celkom a nie s jednotlivými prvkami (tranzistormi).

Hradlové pole[upraviť | upraviť zdroj]

Táto metóda využíva už navrhnuté rozloženie základných logických buniek (hradiel, klopných obvodov), a samotný návrh pozostáva z definovania ich vzájomných prepojení. Aj keď tento prístup je v určitom smere obmedzujúci a využije sa len časť predpripravených buniek, je prekvapujúco lacnejšou alternatívou než štandardný návrh. Je to preto, lebo je možné vopred hromadne vyrobiť vafery s čipmi obsahujúcimi hradlové polia bez prepojov, a zákaznícky sa robí len posledná metalizačná vrstva, ktorou sa určia prepoje.

Funkčné bloky[upraviť | upraviť zdroj]

V mnohých ASIC sa používajú veľké funkčné bloky, ktoré majú pomerne zložitú funkciu, napr. zabudovaný mikrokontrolér alebo DSP, pamäť RAM alebo ROM, UART, Ethernet kontrolér apod. Tieto bloky sú ponúkané ako celky (v podobe „syntetizovateľného“ predpisu) mnohými menšími firmami a spoločne sú označované ako Intellectual Property (IP) (všeobecný pojem, ktorý má však v tomto kontexte horeuvedený konkrétny význam).

Porovnanie s alternatívnymi možnosťami[upraviť | upraviť zdroj]

Aj keď sa často pokladá za príčinu použitia ASIC ich rýchlosť, v skutočnosti len v niektorých aplikáciách je podstatná rýchlosť akou sú vykonávané logické operácie. Rozhodujúcim faktorom je ekonomika, a tá sa v miliónových množstvách niekedy prejavuje nečakaným spôsobom. Niekedy sa oplatí zintegrovať niekoľko pomerne bežných obvodov do jedného len aby sa ušetrila plocha dosky plošných spojov a počet osadzovaných obvodov. Niekedy je dokonca výhodné podstúpiť komplikácie napríklad pri integrácii analógových a digitálnych obvodov, aby sa dosiahlo jednočipové riešenie. ASIC majú mimoriadne vysoké fixné (jednorazové) náklady. Príprava výroby (jedna sada masiek) stojí v závislosti od technológie niekoľko stoviek tisíc U$, návrhové a testovacie prostriedky stoja ďalšie stovky tisíc až milióny, a nezanedbateľné sú aj mzdové náklady pre vysoko kvalifikovaný personál. Na druhej strane sú samotné výrobné náklady jednotlivých čipov mimoriadne nízke (aj keď v závislosti od použitej technológie, veľkosti čipu a druhu puzdra sa môže pohhybovať v rozmedzí niekoľkých rádov), takže ak sa fixné náklady „rozpustia“ vo veľkom množstve čipov, výsledná cena za kus môže byť veľmi priaznivá.

FPGA a CPLD majú potenciál nahradiť ASIC v mnohých aplikáciách, čo sa týka rýchlosti a hustoty integrácie. Oproti ASIC však majú typicky vyššiu spotrebu pri tej istej funkcii, čo u väčších obvodov prináša aj problémy s chladením. Fixné náklady sú menšie o prípravu sady masiek a návrhové prostriedky bývajú tiež o niečo lacnejšie, ale cena jednotlivých čipov je pomerne vysoká a k nej treba pripočítať ešte náklady na progamovanie a značenie. FPGA a CPLD majú ešte obrovskú výhodu aj v možnosti robiť vývoj a testovanie priamo na finálnom hardware, navyše aj v prípade preniknutia chyby do už predávaného produktu je ešte možnosť nápravy (i keď rozhodne nie lacná) preprogramovaním v prevádzke. Zaujímavou možnosťou je aj možnosť konverzie návrhu v FPGA do ASIC, ktorú okrem výrobcov FPGA ponúkajú aj nezávislé spoločnosti. Toto umožňuje spojiť výhody FPGA v malosériovej výrobe s výhodou ASIC pre veľké série, ak sa ukáže, že produkt úspešný a návrh je už stabilný.

Mikrokontroléry a DSP nepredstavujú priamu konkurenciu ASIC, ale v niektorých aplikáciách, kde nie je vyžadovaný mohutný výkon či špeciálne funkcie, môžu predstavovať alternatívne riešenie. Cena mikrokontrolérov sa v súčasnosti pohybuje veľmi nízko a návrhové prostriedky sú lacné, pričom platí aj výhoda preprogramovateľnosti v aplikácii podobne ako u FPGA/CPLD.